Percobaan 1 Kondisi 1






1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=clock

2. Gambar Rangkaian Simulasi [Kembali]


3. Video Simulasi [Kembali]




4. Prinsip Kerja [Kembali]

    Rangkaian yang ditunjukkan merupakan kombinasi antara J-K Flip Flop dan D Flip Flop yang bekerja bersama untuk menyimpan serta mengendalikan logika berdasarkan sinyal clock.

    Pada bagian pertama, digunakan IC 74LS112 sebagai J-K Flip Flop dengan masukan J = 1 dan K = 1 (masing-masing dari B5 dan B6), serta sinyal clock diperoleh dari B3. Dengan kedua input J dan K bernilai logika tinggi, flip-flop beroperasi dalam mode toggle, artinya output akan berubah ke keadaan berlawanan (0 menjadi 1, atau 1 menjadi 0) setiap kali terjadi tepi naik (rising edge) pada sinyal clock. Ketika clock aktif, output J-K Flip Flop akan terus berganti secara periodik mengikuti pulsa clock, sedangkan saat clock tidak aktif, output akan tetap pada kondisi terakhir yang disimpannya. Mode ini sering dimanfaatkan dalam pembagi frekuensi atau counter biner.

    Bagian kedua menggunakan IC 7476 yang dikonfigurasikan sebagai D Flip Flop, dengan input D berasal dari B4 (bernilai logika 1) dan sinyal clock dari B6. Prinsip kerja D Flip Flop adalah menyalin nilai input D ke output Q hanya pada saat tepi naik clock. Karena D diberi logika tetap ‘1’, maka setiap kali clock aktif, output Q akan menjadi logika ‘1’ dan tetap bertahan hingga ada perubahan clock berikutnya. D Flip Flop ini berfungsi sebagai penyimpan data satu bit yang hanya memperbarui output pada saat clock aktif, sehingga memberikan kestabilan pada sinyal logika keluarannya.

    Secara keseluruhan, kombinasi antara J-K Flip Flop dan D Flip Flop ini memperlihatkan interaksi dua mekanisme penyimpanan logika yang saling melengkapi. J-K Flip Flop berperan sebagai pembalik logika dinamis berdasarkan pulsa clock, sedangkan D Flip Flop berfungsi sebagai penyimpan logika tetap yang menstabilkan nilai keluaran. Rangkaian seperti ini umum digunakan dalam sistem sekuensial sinkron, misalnya sebagai pencacah (counter), pembagi frekuensi, register penyimpanan sementara, atau pengendali urutan logika dalam rangkaian digital yang memerlukan sinkronisasi dengan clock.

5. Link Download [Kembali]




Komentar

Postingan populer dari blog ini

KONTROL KOLAM IKAN