7.25
Tugas Soal 7.25
FIG. 7.25 Synchronous counter using
D flip-flops
- Untuk menyelesaikan tugas sistem digital yang diberikan oleh Bapak Dr. Darwison, M.T.
- Menyelesaikan tugas soal yang diberikan dan mensimulasikannya dalam software proteus.
- Mengetahui bentuk rangkaian dan mensimulasikan pengaplikasian dari tugas soal pada software proteus.
1. Pengertian Counter Sinkron
Counter (pencacah) adalah rangkaian logika digital yang digunakan untuk menghitung jumlah pulsa clock yang masuk. Counter bekerja dengan menaikkan atau menurunkan nilai biner secara berurutan berdasarkan sinyal clock.
Counter sinkron berarti semua flip-flop pada rangkaian dikendalikan oleh sinyal clock yang sama secara bersamaan, sehingga semua bit berubah secara serempak. Hal ini berbeda dengan counter asinkron, di mana output dari satu flip-flop digunakan sebagai clock untuk flip-flop berikutnya, menyebabkan keterlambatan propagasi (propagation delay).
2. D Flip-Flop dan Fungsinya dalam Counter
Flip-flop D (Data atau Delay Flip-Flop) adalah elemen dasar dalam memori sekuensial yang digunakan untuk menyimpan satu bit data. Karakteristik utama dari flip-flop D adalah:
Artinya, pada setiap tepi naik (atau turun) dari sinyal clock, nilai input D akan disimpan dan dikeluarkan pada output Q.
Dalam counter, flip-flop digunakan untuk menyimpan setiap bit dari hasil hitungan. Dalam rangkaian ini digunakan 3 buah D flip-flop, yang masing-masing menyimpan bit A (LSB), B, dan C (MSB).
3. Struktur Counter Sinkron 3-Bit
Dalam gambar, tiga buah flip-flop D membentuk counter 3-bit. Setiap flip-flop diberi masukan logika tersendiri yang bergantung pada keadaan dari flip-flop lain. Hal ini bertujuan agar output mengikuti urutan biner dari 000 sampai 111 secara sinkron (naik satu per satu), dan kembali ke 000 setelah mencapai 111 (MOD-8 atau counter modulus 8).
Rangkaian ini memiliki tiga masukan logika untuk input D dari flip-flop C, B, dan A (DC, DB, DA), yang ditentukan dari ekspresi Boolean.
4. Ekspresi Logika Input D
Berdasarkan analisis dari perubahan keadaan (Present State ke Next State), diturunkan ekspresi logika sebagai berikut:
Penjelasan:
-
DA: Flip-flop A berubah logika setiap pulsa clock, jadi nilai inputnya adalah kebalikan dari A saat ini (inverter).
-
DB: Flip-flop B berubah hanya jika A = 1, maka fungsi logikanya adalah eksklusif-OR antara A dan B.
-
DC: Flip-flop C berubah hanya jika B dan A dalam keadaan tertentu. Maka digunakan kombinasi logika dan eksklusif-OR antara C dan hasil AND dari B dan A.
5. TABEL KEBENARAN
1) Prosedur Percobaan
- Siapkan alat dan bahan yang akan digunakan di library proteus, seperti IC 74HC283, Logic State
- Rangkailah semua alat dan bahan yang digunakan seperti pada gambar rangkaian percobaan.
- Apabila rangkaian benar, maka kan terliat sesuai tabel kebenaran
2) Rangkaian Percobaan
000
hingga 111
(0 hingga 7 desimal), dan kemudian kembali ke 000
. Proses ini dilakukan dengan menggunakan logika kombinasional yang mengatur input D dari masing-masing flip-flop, tergantung pada keadaan saat ini (state) dari ketiga bit.Ketiga flip-flop (U5:A, U5:B, dan U6:A) masing-masing menyimpan bit A (LSB), B, dan C (MSB). Input D untuk masing-masing flip-flop dihasilkan dari gerbang logika di sekitarnya: AND (U1, U2, U3, U8, U9), OR (U4 dan U7), yang menerima input dari keluaran Q dan ~Q flip-flop untuk menentukan keadaan berikutnya berdasarkan tabel kebenaran.
Pada setiap puls clock, semua flip-flop menerima sinyal secara serempak dan akan memperbarui nilainya sesuai dengan input D masing-masing.
-
Untuk flip-flop A (bit paling rendah), input D ditentukan dari kombinasi logika pada gerbang U1, U2, U3, dan U4. Output dari U4 menentukan nilai berikutnya dari A (DA).
-
Flip-flop B menerima sinyal dari gerbang OR U7, yang mengombinasikan dua jalur AND dari U8 dan U9, menentukan nilai DB.
-
Flip-flop C lebih sederhana karena hanya tergantung pada dua masukan AND dari bit A dan B serta kombinasinya dengan bit C sebelumnya.
- Download Simulasi Rangkaian klik disini
- Download Datasheet Encoder 74LS147 klik disini
- Download Datasheet Decoder 4511 klik disini
- Download Datasheet Gerbang NOT klik disini
- Download Datasheet 7 Segment klik disini
- Download Video Praktikum klik disini
Komentar
Posting Komentar